Please use this identifier to cite or link to this item:
http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/38598| Title: | Relatório de estágio integrado no Laboratório de Excelência em Microeletrônica do Nordeste-XMEN. |
| Other Titles: | Integrated internship report at the Northeast Microelectronics Excellence Laboratory-XMEN. |
| ???metadata.dc.creator???: | MEDEIROS, Pedro Arthur da Cunha. |
| ???metadata.dc.contributor.advisor1???: | MORAIS, Marcos Ricardo Alcântara. |
| ???metadata.dc.contributor.referee1???: | SANTOS JÚNIOR, Gutemberg Gonçalves dos. |
| Keywords: | Verificação de Hardware;Design de Hardware;RISC-V;Verificação Formal;UVM;CV32E40P;RISC-X;HardwareVerification;Hardware Design;Formal Verification |
| Issue Date: | 2024 |
| Publisher: | Universidade Federal de Campina Grande |
| Citation: | MEDEIROS, Pedro Arthur da Cunha. Relatório de estágio integrado no Laboratório de Excelência em Microeletrônica do Nordeste-XMEN. 2024. 38 f. Relatório (Bacharelado em Engenharia Elétrica) - Universidade Federal de Campina Grande, Centro de Engenharia Elétrica e Informática, Campina Grande, Paraíba, Brasil, 2024. |
| ???metadata.dc.description.resumo???: | Este relatório descreve o trabalho realizado durante o estágio integrado no Laboratório de Excelência em Microeletrônica do Nordeste (XMEN), focado na verificação formal e funcional de núcleos de processamento baseados na arquitetura RISC-V. Utilizando o RISC-V Formal Verification Framework (RFVF), foram conduzidos testes no núcleo CV32E40P, continuando um trabalho feito anteriormente com uma versão diferente do core, agora realizando testes de consistência e da extensão Xcorev. Paralelamente, o estágio incluiu o desenvolvimento do processador RISC-X, também baseado em RISC-V, em que a verificação foi realizada por meio de um testbench em UVM e o RISC-V Formal. |
| Abstract: | This report presents the work carried out during the integrated internship at the Excelên cia em Microeletrônica do Nordeste (XMEN) Lab, focusing on the formal and functional verification of processor cores based on the RISC-V architecture. Using the RISC-V Formal Verification Framework (RFVF), tests were conducted on the CV32E40P core, coninuing a previously done work with a different version of the core, now carrying out consistency and Xcorev extension tests. In parallel, the internship included the develop ment of the RISC-X processor, also based on RISC-V, where verification was carried out through a UVM testbench and Risc-V Formal. |
| Keywords: | Verificação de Hardware Design de Hardware RISC-V Verificação Formal UVM CV32E40P RISC-X HardwareVerification Hardware Design Formal Verification |
| ???metadata.dc.subject.cnpq???: | Engenharia Elétrica |
| URI: | http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/38598 |
| Appears in Collections: | Curso de Bacharelado em Engenharia Elétrica - CEEI - Relatórios de Estágio |
Files in This Item:
| File | Description | Size | Format | |
|---|---|---|---|---|
| PEDRO ARTHUR DA CUNHA MEDEIROS-RELATÓRIO-ENGENHARIA ELÉTRICA-CEEI (2024).pdf | 1.3 MB | Adobe PDF | View/Open |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.