Relatório de estágio integrado no Laboratório de Excelência em Microeletrônica do Nordeste-XMEN.

Please use this identifier to cite or link to this item: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/38598

Full metadata record

DC Field	Value	Language
dc.creator.ID	MEDEIROS, P. A.C.	pt_BR
dc.creator.Lattes	http://lattes.cnpq.br/0972379009281917	pt_BR
dc.contributor.advisor1	MORAIS, Marcos Ricardo Alcântara.	-
dc.contributor.advisor1ID	MORAIS, M. R. A.	pt_BR
dc.contributor.advisor1Lattes	http://lattes.cnpq.br/6425114303423453	pt_BR
dc.contributor.referee1	SANTOS JÚNIOR, Gutemberg Gonçalves dos.	-
dc.contributor.referee1ID	SANTOS JÚNIOR, Gutemberg Gonçalves dos.	pt_BR
dc.contributor.referee1Lattes	http://lattes.cnpq.br/0204301941083935	pt_BR
dc.description.resumo	Este relatório descreve o trabalho realizado durante o estágio integrado no Laboratório de Excelência em Microeletrônica do Nordeste (XMEN), focado na verificação formal e funcional de núcleos de processamento baseados na arquitetura RISC-V. Utilizando o RISC-V Formal Verification Framework (RFVF), foram conduzidos testes no núcleo CV32E40P, continuando um trabalho feito anteriormente com uma versão diferente do core, agora realizando testes de consistência e da extensão Xcorev. Paralelamente, o estágio incluiu o desenvolvimento do processador RISC-X, também baseado em RISC-V, em que a verificação foi realizada por meio de um testbench em UVM e o RISC-V Formal.	pt_BR
dc.publisher.country	Brasil	pt_BR
dc.publisher.department	Centro de Engenharia Elétrica e Informática - CEEI	pt_BR
dc.publisher.initials	UFCG	pt_BR
dc.subject.cnpq	Engenharia Elétrica	pt_BR
dc.title	Relatório de estágio integrado no Laboratório de Excelência em Microeletrônica do Nordeste-XMEN.	pt_BR
dc.date.issued	2024	-
dc.description.abstract	This report presents the work carried out during the integrated internship at the Excelên cia em Microeletrônica do Nordeste (XMEN) Lab, focusing on the formal and functional verification of processor cores based on the RISC-V architecture. Using the RISC-V Formal Verification Framework (RFVF), tests were conducted on the CV32E40P core, coninuing a previously done work with a different version of the core, now carrying out consistency and Xcorev extension tests. In parallel, the internship included the develop ment of the RISC-X processor, also based on RISC-V, where verification was carried out through a UVM testbench and Risc-V Formal.	pt_BR
dc.identifier.uri	http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/38598	-
dc.date.accessioned	2024-10-18T21:58:13Z	-
dc.date.available	2024-10-18	-
dc.date.available	2024-10-18T21:58:13Z	-
dc.type	Trabalho de Conclusão de Curso	pt_BR
dc.subject	Verificação de Hardware	pt_BR
dc.subject	Design de Hardware	pt_BR
dc.subject	RISC-V	pt_BR
dc.subject	Verificação Formal	pt_BR
dc.subject	UVM	pt_BR
dc.subject	CV32E40P	pt_BR
dc.subject	RISC-X	pt_BR
dc.subject	HardwareVerification	pt_BR
dc.subject	Hardware Design	pt_BR
dc.subject	Formal Verification	pt_BR
dc.rights	Acesso Aberto	pt_BR
dc.creator	MEDEIROS, Pedro Arthur da Cunha.	-
dc.publisher	Universidade Federal de Campina Grande	pt_BR
dc.language	por	pt_BR
dc.title.alternative	Integrated internship report at the Northeast Microelectronics Excellence Laboratory-XMEN.	pt_BR
dc.identifier.citation	MEDEIROS, Pedro Arthur da Cunha. Relatório de estágio integrado no Laboratório de Excelência em Microeletrônica do Nordeste-XMEN. 2024. 38 f. Relatório (Bacharelado em Engenharia Elétrica) - Universidade Federal de Campina Grande, Centro de Engenharia Elétrica e Informática, Campina Grande, Paraíba, Brasil, 2024.	pt_BR
Appears in Collections:	Curso de Bacharelado em Engenharia Elétrica - CEEI - Relatórios de Estágio

Files in This Item:

File	Description	Size	Format
PEDRO ARTHUR DA CUNHA MEDEIROS-RELATÓRIO-ENGENHARIA ELÉTRICA-CEEI (2024).pdf		1.3 MB	Adobe PDF	View/Open

Show simple item record