Please use this identifier to cite or link to this item: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/37274
Full metadata record
DC FieldValueLanguage
dc.creator.IDVILARIM, Í. V. D.pt_BR
dc.creator.Latteshttp://lattes.cnpq.br/4568283224010957pt_BR
dc.contributor.advisor1SANTOS JÚNIOR, Gutemberg Gonçalves dos.-
dc.contributor.advisor1IDSANTOS JÚNIOR, Gutemberg Gonçalves dos.pt_BR
dc.contributor.advisor1IDdos Santos, G.G.pt_BR
dc.contributor.advisor1IDSantos, Gutemberg G.pt_BR
dc.contributor.advisor1Latteshttp://lattes.cnpq.br/0204301941083935pt_BR
dc.contributor.referee1SANTOS, Danilo Freire de Souza.-
dc.contributor.referee1IDDanilo F. S. Santos.pt_BR
dc.contributor.referee1IDSANTOS, DANILO.pt_BR
dc.contributor.referee1IDSANTOS, DANILO F. S.pt_BR
dc.contributor.referee1Latteshttp://lattes.cnpq.br/9890987649970131pt_BR
dc.description.resumoEste relatório tem como objetivo detalhar as principais atividades executadas pelo aluno Ítalo Vladimir Diniz Vilarim, do curso de graduação em Engenharia Elétrica, durante o período de estágio na empresa Omnisys Engenharia, do grupo Thales. O estágio ocorreu entre o período do dia 02/05/23 até 01/05/24, com carga horária de 30 horas semanais, focado na área de desenvolvimento utilizando FPGA para um equipamento de geração de sinais destinados a radares de rota e aproximação.pt_BR
dc.publisher.countryBrasilpt_BR
dc.publisher.departmentCentro de Engenharia Elétrica e Informática - CEEIpt_BR
dc.publisher.initialsUFCGpt_BR
dc.subject.cnpqEngenharia Elétricapt_BR
dc.titleRelatório de estágio integrado - Área de concentração.pt_BR
dc.date.issued2024-05-17-
dc.description.abstractThis report aims to detail the main activities carried out by student Ítalo Vladimir Diniz Vilarim, from the Electrical Engineering undergraduate course, during his internship pe- riod at the company Omnisys Engenharia, part of the Thales group. The internship took place between 02/05/23 and 01/05/24, with a workload of 30 hours per week, focused on the area of development using FPGA for signal generation equipment for route and approach radars.pt_BR
dc.identifier.urihttp://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/37274-
dc.date.accessioned2024-08-13T00:17:25Z-
dc.date.available2024-08-12-
dc.date.available2024-08-13T00:17:25Z-
dc.typeTrabalho de Conclusão de Cursopt_BR
dc.subjectFPGApt_BR
dc.subjectRadares de rota e aproximaçãopt_BR
dc.subjectGeração de sinaispt_BR
dc.subjectRoute and approach radarspt_BR
dc.subjectSignal generationpt_BR
dc.subjectRadares de ruta y aproximaciónpt_BR
dc.subjectGeneración de señalespt_BR
dc.rightsAcesso Abertopt_BR
dc.creatorVILARIM, Ítalo Vladimir Diniz.-
dc.publisherUniversidade Federal de Campina Grandept_BR
dc.languageporpt_BR
dc.title.alternativeIntegrated internship report - Concentration area: embedded systems.pt_BR
dc.title.alternativeInforme de prácticas integrado - Área de concentración: sistemas integrados.pt_BR
dc.identifier.citationVILARIM, Ítalo Vladimir Diniz. Relatório de estágio integrado - Área de concentração. 2024. 25 fl. (Trabalho de Conclusão de Curso - Relatório de Estágio Integrado), Curso de Bacharelado em Engenharia Elétrica, Centro de Engenharia Elétrica e Informática, Universidade Federal de Campina Grande - Paraíba - Brasil, 2024. Disponível em: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/37274-
dc.description.resumenEste informe tiene como objetivo detallar las principales actividades realizadas por el estudiante Ítalo Vladimir Diniz Vilarim, de la carrera de Ingeniería Eléctrica, durante la Período de prácticas en la empresa Omnisys Engenharia, parte del grupo Thales. La pasantía se realizó entre el período del 02/05/23 al 01/05/24, con una carga horaria de 30 horas semanales, enfocado al área de desarrollo utilizando FPGA para equipos de generación de energía señales destinadas a radares de ruta y de aproximación.pt_BR
Appears in Collections:Curso de Bacharelado em Engenharia Elétrica - CEEI - Relatórios de Estágio

Files in This Item:
File Description SizeFormat 
ÍTALO VLADIMIR DINIZ VILARIM - RELATÓRIO DE ESTÁGIO ENG. ELÉTRICA CEEI 2024.pdfítalo Vlademir Diniz Vilarim - Relatório de Estágio Eng. Elétrica CEEI 20243.27 MBAdobe PDFView/Open


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.