Please use this identifier to cite or link to this item:
http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/33107
Full metadata record
DC Field | Value | Language |
---|---|---|
dc.creator.ID | ARAUJO, V. B. O. | pt_BR |
dc.creator.Lattes | http://lattes.cnpq.br/1873778546722919 | pt_BR |
dc.contributor.advisor1 | MORAIS, Marcos Ricardo Alcântara. | - |
dc.contributor.advisor1ID | MORAIS, M. R. A. | pt_BR |
dc.contributor.advisor1Lattes | http://lattes.cnpq.br/6425114303423453 | pt_BR |
dc.contributor.referee1 | SANTOS JÚNIOR, Gutemberg Gonçalves dos. | - |
dc.contributor.referee1ID | SANTOS JÚNIOR, Gutemberg Gonçalves dos | pt_BR |
dc.contributor.referee1Lattes | http://lattes.cnpq.br/0204301941083935 | pt_BR |
dc.description.resumo | O projeto de um chip de circuito integrado leva diversas etapas. Esse processo envolve regras de manufatura elaboradas que devem ser passadas pelas fábricas. Até então só existiam processos muito caros e que não eram acessíveis para desenvolveres independentes. Há alguns anos, ferramentas e processos de código aberto vem surgindo e se tornando cada vez mais eficientes. Esse projeto irá descrever o fluxo de síntese lógica e física tanto com ferramentas open-source como em comerciais, após isso será elaborada uma comparação entre elas. | pt_BR |
dc.publisher.country | Brasil | pt_BR |
dc.publisher.department | Centro de Engenharia Elétrica e Informática - CEEI | pt_BR |
dc.publisher.initials | UFCG | pt_BR |
dc.subject.cnpq | Engenharia Elétrica | pt_BR |
dc.title | Síntese lógica e física de um soc em ferramentas open-source e comerciais | pt_BR |
dc.date.issued | 2021-10-30 | - |
dc.description.abstract | The design of an integrated circuit chip takes several steps. This process involves elaborate manufacturing rules that must be passed by factories. Until then, there are very expensive processes that are not accessible independent developer. For some years, open source tools and processes have been emerging and becoming more and more efficient. This project will describe the flow of logical and physical synthesis with both open source and commercial tools, after which a comparison will be made between them. | pt_BR |
dc.identifier.uri | http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/33107 | - |
dc.date.accessioned | 2023-11-22T19:09:07Z | - |
dc.date.available | 2023-11-22 | - |
dc.date.available | 2023-11-22T19:09:07Z | - |
dc.type | Trabalho de Conclusão de Curso | pt_BR |
dc.subject | Circuito Integrado | pt_BR |
dc.subject | Síntese Lógica | pt_BR |
dc.subject | Síntese Física | pt_BR |
dc.subject | Open-source | pt_BR |
dc.subject | Integrated Circuit | pt_BR |
dc.subject | Logical Synthesis | pt_BR |
dc.subject | Physical Synthesis | pt_BR |
dc.rights | Acesso Aberto | pt_BR |
dc.creator | ARAUJO, Vinícius Barbosa de Oliveira. | - |
dc.publisher | Universidade Federal de Campina Grande | pt_BR |
dc.language | por | pt_BR |
dc.title.alternative | Logical and physical synthesis of a soc in open-source and commercial tools | pt_BR |
dc.identifier.citation | ARAÚJO, Vinícius Barbosa de Oliveira. Síntese lógica e física de um soc em ferramentas open-source e comerciais. 2021. 40 f. Monografia (Bacharelado em Engenharia Elétrica) - Universidade Federal de Campina Grande, Centro de Engenharia Elétrica e Informática, Campina Grande, 2021. | pt_BR |
Appears in Collections: | Curso de Bacharelado em Engenharia Elétrica - CEEI - Monografias |
Files in This Item:
File | Description | Size | Format | |
---|---|---|---|---|
VINÍCIUS BARBOSA DE OLIVEIRA ARAÚJO-TCC-ENGENHARIA ELÉTRICA-CEEI (2021).pdf | 3.03 MB | Adobe PDF | View/Open |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.